Книга посвящена SystemVerilog - языку описания аппаратуры, используемому для моделирования электронных систем. Разработчики SystemVerilog сделали его синтаксис похожим на синтаксис языка С, что упрощает его освоение. В современных подходах к проектированию аппаратуры проверка модели (верификация) не менее важна, чем ее разработка. SystemVerilog предлагает конструкции, позволяющие лучше отразить инженерный замысел в моделях, программные абстракции, упрощающие разработку тестовых окружений, утверждения, обеспечивающие проверку поведения сложных систем, а также средства измерения функционального покрытия в процессе верификации. Описание языка дается вместе с материалом по логическому проектированию, так что книга может использоваться в качестве учебного пособия для курсов цифровой схемотехники и архитектуры компьютеров. Издание будет полезно студентам, проходящим вводный курс цифровой схемотехники, а также разработчикам, которые знакомы с Verilog или VHDL, но желают освежить свои навыки или нуждаются в кратком справочнике по SystemVerilog. Предполагается, что у читателя есть базовая подготовка в области схемотехники и программирования.
Kniga posvjaschena SystemVerilog - jazyku opisanija apparatury, ispolzuemomu dlja modelirovanija elektronnykh sistem. Razrabotchiki SystemVerilog sdelali ego sintaksis pokhozhim na sintaksis jazyka S, chto uproschaet ego osvoenie. V sovremennykh podkhodakh k proektirovaniju apparatury proverka modeli (verifikatsija) ne menee vazhna, chem ee razrabotka. SystemVerilog predlagaet konstruktsii, pozvoljajuschie luchshe otrazit inzhenernyj zamysel v modeljakh, programmnye abstraktsii, uproschajuschie razrabotku testovykh okruzhenij, utverzhdenija, obespechivajuschie proverku povedenija slozhnykh sistem, a takzhe sredstva izmerenija funktsionalnogo pokrytija v protsesse verifikatsii. Opisanie jazyka daetsja vmeste s materialom po logicheskomu proektirovaniju, tak chto kniga mozhet ispolzovatsja v kachestve uchebnogo posobija dlja kursov tsifrovoj skhemotekhniki i arkhitektury kompjuterov. Izdanie budet polezno studentam, prokhodjaschim vvodnyj kurs tsifrovoj skhemotekhniki, a takzhe razrabotchikam, kotorye znakomy s Verilog ili VHDL, no zhelajut osvezhit svoi navyki ili nuzhdajutsja v kratkom spravochnike po SystemVerilog. Predpolagaetsja, chto u chitatelja est bazovaja podgotovka v oblasti skhemotekhniki i programmirovanija.
