Представлены основные этапы проектирования дискретных устройств с использованием языков проектирования и верификации VerilogHDL и SystemVerilog: создание описания, моделирование, имплементация в реальную микросхему и отладка. Изложение сопровождается рекомендациями по практическому освоению различных этапов методики проектирования. Предназначено для бакалавров и магистров, обучающихся по направлению "Информатика и вычислительная техника" и других специальностей, связанных с разработкой цифровых устройств и систем.
Predstavleny osnovnye etapy proektirovanija diskretnykh ustrojstv s ispolzovaniem jazykov proektirovanija i verifikatsii VerilogHDL i SystemVerilog: sozdanie opisanija, modelirovanie, implementatsija v realnuju mikroskhemu i otladka. Izlozhenie soprovozhdaetsja rekomendatsijami po prakticheskomu osvoeniju razlichnykh etapov metodiki proektirovanija. Prednaznacheno dlja bakalavrov i magistrov, obuchajuschikhsja po napravleniju "Informatika i vychislitelnaja tekhnika" i drugikh spetsialnostej, svjazannykh s razrabotkoj tsifrovykh ustrojstv i sistem.
